频率计数器课程设计(频率计数电课设汇报)

单片机频率计

1、带不动。传统的频率计通常是用很多的逻辑电路和时序电路来实现的，这种电路一般运行较慢，而且测量频率的范围较小。

2、在设计单片机的精度频率要使用到的材料是PCB实验板，能更准确的控制频率的发生，因此是PCB实验板。

3、．实验任务 利用51单片机的T0、T1的定时计数器功能，来完成对输入的信号进行频率计数，计数的频率结果通过8位动态数码管显示出来。要求能够对0－250KHZ的信号频率进行准确计数，计数误差不超过±1HZ。

4、既然你一次定时0.5s不能变，那就有程序控制累加多个0.5s的测量结果再计算频率值。

简易数字频率计怎么弄?

1、当被测信号频率较低时，为保证测量精度，常采用测周法。即先测出被测信号的周期，再换算成频率。测周法的实质是把被测信号作为闸门信号。在它的高电平的时间内，用一个标准频率的信号源作为计数器的时钟脉冲。

2、测频法：通过频率的定义即单位时间的脉冲数，得到被测信号的频率。选用适当的时基，如1秒，以此作为计数闸门，得到闸门内的计数值即为信号的频率。该法适合测量频率高的信号。

3、用单片机设计频率计通常采用两种办法，1）使用单片机自带的计数器对输入脉冲进行计数，或者测量信号的周期；2）单片机外部使用计数器对脉冲信号进行计数，计数值再由单片机读取。

4、通过设置内部闸门时间T为1s，计数器在闸门时间内的计数值 即为被测信号的频率值。

5、module button（ clk， rst， pp1s， disp）；input rst，clk；input pp1s； //秒时钟基准 output reg [7：0] disp[8：0]； //9个10进制数码管显示。

6、只是第5脚的控制端有效电平不同。4511的5脚要接地，而7448的5是接VCC，即加高电平。其它都一样。如下仿真图所示。这是用proteus画的，但与 multisim 的4511引脚是相同的，只改第5脚就行了。请及时采纳。

数字频率计的设计

1、在它的高电平的时间内，用一个标准频率的信号源作为计数器的时钟脉冲。若计数结果为N，标准信号频率为f1，则被测信号的周期为：T=T1·N。被测信号的频率为：f=1/T1·N=f1/N。

2、频率的测量实际上就是在1S时间内对信号进行计数，计数值就是信号频率。

3、数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言。

4、该法适合测量频率低的信号。测频法：通过频率的定义即单位时间的脉冲数，得到被测信号的频率。选用适当的时基，如1秒，以此作为计数闸门，得到闸门内的计数值即为信号的频率。该法适合测量频率高的信号。

5、假设 秒时间高电平为1秒钟。参考代码如下，module button（ clk， rst， pp1s， disp）；input rst，clk；input pp1s； //秒时钟基准 output reg [7：0] disp[8：0]； //9个10进制数码管显示。

数字频率计设计的课程设计要求,频率范围1HZ~9999HZ

1、数字频率计的基本原理 频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。

2、原理上就是加法计数器的应用，一般分为取样脉冲和待测脉冲，取样脉冲一般利用振荡器经过分频获得，以保证取样频率的稳定性，取样频率可以设置为1Hz和100Hz两路，上升沿或者下降沿触发都可以，1Hz的频率用来测量50Hz以上的频率。

3、设计一款具有Hz、KHz两个测量档、四位整数显示的数字频率计。要求：频率计能在两个测量档位间切换测量，每秒钟刷新一次显示数据。主要技术指标：① A档时，数字频率计能测量0000-9999Hz信号，并实时显示频率数据。

4、简易频率计 设计任务与要求 1．设计制作一个简易频率测量电路，实现数码显示。2．测量范围：10Hz~999KHz 3．测量精度： 10Hz。 输入信号幅值：20mV~5V。 显示方式：4位LED数码。